

计算机组成原理标准预测试卷（一）

（考试时间 150 分钟）

题号	一	二	三	四	五	六	总分	
题分	15	10	10	30	10	25	核分人	
得分							复查人	

第一部分 选择题

得分	评卷人	复查人

一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。每小题 1 分，共 15 分）

- 微型计算机的分类通常以微处理器的_____来划分。（ ）
 A. 芯片名
 B. 寄存器数目
 C. 字长
 D. 规格
- 将有关数据加以分类、统计、分析，以取得有价值的信息，我们称其为（ ）
 A. 数据处理
 B. 辅助设计
 C. 实时控制
 D. 数值计算
- 用 1 位奇偶校验能检测出 1 位存储器错误的百分比为（ ）
 A. 25%
 B. 50%
 C. 15%
 D. 100%
- 在大量的数据传送中常用的有效检验法是（ ）
 A. 偶校验
 B. 奇校验
 C. CRC 校验
 D. 海明码校验
- 组成一个运算器需要若干个部件，但下面所列_____不是组成运算器的部件。（ ）
 A. 地址寄存器
 B. 数据总线

C. ALU

D. 状态寄存器

6. 现代计算机的运算器一般通过总线结构来组织，在下面的总线结构运算器中，单总线结构的操作速度最慢，而_____的操作速度最快。 ()

A. 双总线结构

B. 多总线结构

C. 单总线结构

D. 三总线结构

7. 某计算机字长 32 位，存储容量 8MB，若按双字编址，它的寻址范围是 ()

A. 0 ~ 1M

B. 0 ~ 2M

C. 0 ~ 624K

D. 0 ~ 720K

8. 某计算机字长 16 位，其存储容量为 2MB，若按半字编址，它的寻址范围是 ()

A. 0 ~ 6M

B. 0 ~ 2M

C. 0 ~ 1M

D. 0 ~ 10M

9. 下列有关存储器的描述中，不正确的是 ()

A. 访问存储器的请求是由 CPU 发出的

B. cache 与主存统一编址，即主存空间的某一部分属于 cache

C. cache 的功能全由硬件实现

D. 多体交叉存储器主要解决扩充容量问题

10. 相联存储器是按_____进行寻址的存储器。 ()

A. 内容指定方式

B. 堆栈存储方式

C. 寄存器方式

D. 间接寻址方式

11. cache 是指 ()

A. 高速缓冲存储器

B. 存储器

C. RAM

D. 外存储器

12. 虚拟存储器是建立在多层次存储结构上，用来解决_____的问题。 ()

A. 内存

B. 外存

C. 主存容量不足

D. 外存容量不足

13. 磁盘按盘片的组成材料分为软盘和 ()
- A. 磁带 B. 硬盘
- C. 磁鼓 D. 磁泡
14. 磁表面存储器是以_____作为记录信息的载体。 ()
- A. 介质 B. 磁介质
- C. 材料 D. 磁头
15. 对磁盘上存放信息的访问是通过它所在磁道号和_____实现。 ()
- A. 扇形区域 B. 扇区号
- C. 柱面号 D. 标记

第二部分 非选择题

得分	评卷人	复查人

二、改错题（针对各小题的题意，改正其结论中错误或补充其不足。每小题 2 分，共 10 分）

16. Cache 是内存的一部分，它可由指令直接访问。
17. 与微程序控制器相比，组合逻辑控制器的速度较慢。

18. 三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑“1”逻辑、浮空二种状态。
19. 大多数微型的总线由地址总线、数据总线和控制总线组成，因此，它们是三总线结构。

20. DMA 控制器和 CPU 可以同时使用总线。

得 分	评卷人	复查人

三、名词解释（每小题 2 分，共 10 分）

21. ALU

22. 存储器

23. 检错码

24. 海明码

25. 挥发性存储器

得 分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 在纠错码中，奇偶校验法能否定位发生错误的信息位？是否具有纠错能力？

27. 简述 CRC 码的纠错原理。

28. 简述运算器的功能。

29. 存储元、存储单元这两个术语有何联系和区别？

30. 存储体、存储单元这两个术语有何联系和区别？

31. 提高存储器速度可采用哪些措施，请说出至少五种措施。

得分	评卷人	复查人

五、计算题（10分）

32. 字长为8位，分别求 $x = +1000_2$ 和 $x = -1000_2$ 的移码。

得分	评卷人	复查人

六、设计题（33题10分，34题15分，共25分）

33. 一台计算机由运算器、存储器、输入输出设备和控制器四大部分组成，试画出以运算器为中心的系统结构与以存储器为中心的系统结构示意图。

34. 设主存容量 4MB，虚存容量 1GB，页面大小为 4KB。

- ① 写出主存地址格式。
- ② 写出虚拟地址格式。
- ③ 页表长度为多少？
- ④ 画出虚实地址转换示意图。

计算机组成原理标准预测试卷（二）

（考试时间 150 分钟）

题号	一	二	三	四	五	六	总分	
题分	15	10	10	30	10	25	核分人	
得分							复查人	

第一部分 选择题

得分	评卷人	复查人

一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。每小题 1 分，共 15 分）

- 计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本原理。他就是 ()
 - 爱因斯坦
 - 爱迪生
 - 牛顿
 - 冯·诺依曼
- 冯·诺依曼机工作方式的基本特点是 ()
 - 按地址访问并顺序执行指令
 - 堆栈操作
 - 选择存储器地址
 - 按寄存器方式工作
- 62 个汉字的机内码需要 ()
 - 62 字节
 - 32 字节
 - 124 字节
 - 248 字节
- ASCII 码是对 进行编码的一种方案。 ()
 - 字符
 - 声音
 - 图标
 - 汉字
- 设浮点数的基数 $R=8$ ，尾数用模 4 补码表示，则下列数 为规格化的数。 ()

A. 11.111000

B. 11.101101

C. 11.101010

D. 11.111101

6. 定点运算器用来进行 ()

A. 十进制数加法运算

B. 浮点数运算

C. 即可进行定点数运算也可进行浮点数运算

D. 定点数运算

7. ALU 属于_____部件。 ()

A. 运算器

B. 控制器

C. 存储器

D. 寄存器

8. 浮点运算器由阶码运算器和尾数运算器组成，它们是 ()

A. 乘法器

B. 除法器

C. 定点运算器

D. 加法器

9. 32 位微型计算机的乘除法部件位于_____中。 ()

A. 接口

B. CPU

C. 控制器

D. 专用芯片

10. 内存若为 16MB，则表示其容量为_____ KB。 ()

A. 16

B. 1024

C. 16000

D. 16384

11. 目前的 CPU 包括_____和 cache。 ()

A. 控制器、运算器

B. 控制器、逻辑运算器

C. 控制器、算术运算器

D. 运算器、算术运算器

12. 微程序入口地址是_____根据指令的操作码产生的。 ()

A. 计数器

B. 译码器

C. 计时器

D. 判断逻辑矩阵

18. 不设置浮点运算指令的计算机，就不能用于科学计算。

19. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，不用进行现场保护操作。

20. 一个指令周期由若干个 CPU 周期组成。

得 分	评卷人	复查人

三、名词解释（每小题 2 分，共 10 分）

21. CISC

22. RISC

23. 大数端方式

24. 小数端方式

25. 指令助记符

得分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 计算机内部有哪两股信息在流动？它们彼此有什么关系？

27. 简述立即寻址方式的特点。

28. 简述 RISC 的主要优缺点？

29. 简述主存和辅存的区别。

30. 简述 Cache 的替换策略。

31. 简述十进制加法器的工作原理。

得 分	评卷人	复查人

五、计算题（10分）

32. 用补码表示二进制小数，最高位用 1 位表示符号（即形如 $X_0.X_1X_2\dots X_{n-1}X_n$ ）时，模应为多少？

得 分	评卷人	复查人

六、设计题（33 题 10 分，34 题 15 分，共 25 分）

33. 某机字长 8 位，试用如下所给芯片设计一个存储器，容量为 10KW，其中 RAM 为高 8KW，ROM 为低 2KW，最低地址为 0（RAM 芯片类型为： $4K \times 8$ ，ROM 芯片有： $2K \times 4$ ）。

问：①地址线、数据线各为多少根？

②RAM 和 ROM 的地址范围分别为多少？

③每种芯片各需要多少片。

④画出存储器结构图及与 CPU 连接的示意图。

34. 已知指令字长为 16 位，每个地址码为 4 位，采用扩展操作码的方式，设计 15 条三地址指令，15 条二地址指令、15 条一地址指令、16 条零地址指令、画出扩展图和指令译码逻辑。

计算机组成原理标准预测试卷（三）

（考试时间 150 分钟）

题号	一	二	三	四	五	六	总分	
题分	15	10	10	30	10	25	核分人	
得分							复查人	

第一部分 选择题

得分	评卷人	复查人

一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。每小题 1 分，共 15 分）

- 计算机中表示地址时使用 ()
 - 原码
 - 补码
 - 反码
 - 无符号数
- 字长 16 位，用定点补码小数表示时，一个字所能表示的范围是 ()
 - $-1 \sim (1 - 2^{-15})$
 - $0 \sim (1 - 2^{-15})$
 - $-1 \sim +1$
 - $-(1 - 2^{-15}) \sim (1 - 2^{-15})$
- 浮点数的表示范围和精度取决于 ()
 - 阶码的位数和尾数的位数
 - 阶码的位数和尾数采用的编码
 - 阶码采用的编码和尾数采用的编码
 - 阶码采用的编码和尾数的位尾
- CRT 的分辨率为 1024×1024 像素，像素的颜色数为 256，则刷新存储器容量是 ()
 - 512KB
 - 1MB
 - 256KB
 - 8MB

5. D/A 转换器是 ()
- A. 把计算机输出的模拟量转为数字量
 - B. 把模拟量转为数字量，把数字量输入到计算机
 - C. 把数字量转为模拟量，把转化结果输入到计算机
 - D. 把计算机输出的模拟量转为数字量
6. 主机、外设不能并行工作的方式是 ()
- A. 中断方式
 - B. DMA 方式
 - C. 通道方式
 - D. 程序查询方式
7. 在关中断状态，不可响应的中断是 ()
- A. 硬件中断
 - B. 可屏蔽中断
 - C. 软件中断
 - D. 不可屏蔽中断
8. 中断系统是由_____实现的。 ()
- A. 仅用软件
 - B. 仅用硬件
 - C. 软、硬件结合
 - D. 以上都不对
9. DMA 方式数据的传送是以_____为单位进行的。 ()
- A. 字
 - B. 位
 - C. 字节
 - D. 数据块
10. 中断向量地址是 ()
- A. 中断服务程序入口地址的指示器
 - B. 子程序入口地址
 - C. 中断返回地址
 - D. 中断服务程序的入口地址
11. 根据连线的数量，总线可分为串行总线和_____总线。 ()
- A. 并行
 - B. 多
 - C. 控制
 - D. 地址
12. 总线控制方式可分为集中式和_____式两种。 ()
- A. 分散
 - B. 分布

C. 控制

D. 遥测

13. 任何指令周期的第一步必定是_____周期。 ()

A. 取数据

B. 取指令

C. 取状态

D. 取程序

14. 计算机通常使用_____来指定指令的地址。 ()

A. 计数器

B. 栈指针

C. 寄存器

D. 程序计数器 PC

15. 通常指令编码的第一个字段是 ()

A. 操作

B. 指令

C. 操作码

D. 控制码

第二部分 非选择题

得分	评卷人	复查人

二、改错题（针对各小节的题意，改正其结论中错误或补充其不足。每小题 2 分，共 10 分）

16. 决定计算机计算精度的主要性能指标是计算机的字长。

17. 在浮点运算器中，尾数部件只进行乘法和除法运算。

18. 在主机中，只有内存能存放数据。

19. 程序计数器 PC 用来指示从外存中取指令。

20. RISC 没有乘、除指令和浮点运算指令。

得 分	评卷人	复查人

三、名词解释（每小题 2 分，共 10 分）

21. 段式虚拟存储器

22. 组相联映象

23. 堆栈

24. 微程序

25. 微指令

得 分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 什么是指令周期？什么是机器周期？什么是时钟周期？三者有什么关系？

27. 试述指令兼容的优缺点？

28. 微程序控制器有何特点？

29. 什么是 8086 的指令预取？

30. 什么是总线？它有什么用途？试举例说明。

31. 把外围设备接入计算机系统时，必须解决哪些基本问题？通过什么手段解决这些问题。

得分	评卷人	复查人


五、计算题（10分）

32. 某显示器的分辨率为 800×600 ，灰度级为 256 色，试计算为达到这一显示效果需要多少字节？

得分	评卷人	复查人

六、设计题（33 题 10 分，34 题 15 分，共 25 分）

33. 用多路 DMA 控制器控制磁盘、磁带、打印机三个设备同时工作。磁盘以 $30\mu s$ 的间隔向控制器发 DMA 请求，磁带以 $45\mu s$ 的间隔向控制器发 DMA 请求，打印机以 $150\mu s$ 的间隔发 DMA 请求，假设 DMA 控制器每完成一次 DMA 传递所需时间是 $5\mu s$ ，如图所示，请画出多路 DMA 控制器的工作时空图。



34. 磁盘、磁带、打印机三个设备同时工作，磁盘以 $20\mu\text{s}$ 的间隔向控制器发 DMA 请求，磁带以 $30\mu\text{s}$ 的间隔发 DMA 请求，打印机以 $120\mu\text{s}$ 间隔发 DMA 请求。假定 DMA 控制器每完成一次 DMA 传送所需时间为 $2\mu\text{s}$ ，画出多路 DMA 控制器工作时空图。

计算机组成原理标准预测试卷（四）

（考试时间 150 分钟）

题号	一	二	三	四	五	六	总分	
题分	15	10	10	30	10	25	核分人	
得分							复查人	

第一部分 选择题

得分	评卷人	复查人

一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。每小题 1 分，共 15 分）

- 禁止中断的功能可以由_____来完成。 ()
 - 中断允许触发器
 - 中断触发器
 - 中断屏蔽触发器
 - 中断禁止触发器
- 下面不属于内部中断的是 ()
 - 除数为 0
 - 非法指令
 - 非法数据格式
 - 非法地址
- DMA 方式是在_____之间建立直接的数据通路。 ()
 - CPU 与主存
 - 外设与外设
 - 主存与外围设备
 - CPU 内部
- 串行总线与并行总线相比 ()
 - 并行总线成本高，速度快
 - 并行总线成本低，速度慢
 - 串行总线成本高，速度快
 - 串行总线成本高，速度慢
- 为协调计算机系统各部件工作，需有一种器件来提供统一的时钟标准，这个器件是 ()

- A. 总线缓冲器
B. 时钟发生器
C. 总线控制器
D. 操作指令产生器
6. 一节拍脉冲持续的时间长短是 ()
A. 时钟周期
B. 指令周期
C. 机器周期
D. 取值周期
7. 运算器的通用寄存器可充当累加器的 ()
A. 有二个
B. 有三个
C. 不少于一个
D. 仅一个
8. 堆栈常用于 ()
A. 程序转移
B. 输入输出
C. 数据移位
D. 保护程序现场
9. 在堆栈中，保持不变的是 ()
A. 栈指针
B. 栈底
C. 栈顶
D. 栈中数据
10. 在计算机中，主存的工作方式是 ()
A. 随机存取
B. 只读不取
C. 不许写入
D. 只许查询
11. 双端口存储器和多模块交叉存储器属于_____存储结构。 ()
A. 串行
B. 并行
C. 空间
D. 时间
12. 常用的地址映射方法有直接映射_____、组相联映射三种。 ()
A. 部分映射
B. 全相联映射
C. 间接映射
D. 选择映射
13. cache 介于主存和 CPU 之间，其速度比主存_____，容量比主存小很多。 ()
A. 慢
B. 加速

C. 快

D. 调制

14. 某 RAM 芯片，其存储容量为 1024×16 位，该芯片的地址线和数据线数目分别为 ()

A. 20, 16

B. 20, 18

C. 18, 20

D. 19, 21

15. CRC 码又称为循环冗余校验码，它具有_____能力。 ()

A. 检测

B. 查询

C. 纠错

D. 测试

第二部分 非选择题

得分	评卷人	复查人

二、改错题 (针对各小题的题意，改正其结论中错误或补充其不足。每小题 2 分，共 10 分)

16. 在串行定点补码乘法器中，被乘数的符号和乘数的符号都不参加运算。

17. 加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用串行加法器。

18. 动态 RAM 和静态 RAM 都不是易失性半导体存储器。

19. 兼容机之间的指令系统是相同的，硬件的实现方法也是相同的。

20. 固定存储器 (ROM) 中的任何一个单元不能随机访问。

()

得 分	评卷人	复查人

三、名词解释 (每小题 2 分, 共 10 分)

21. 总线接口

22. 同步通信

23. 异步通信

24. 复合寻址方式

25. 地址映象

得 分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 简述立即寻址方式的特点。

27. 简述基址寻址方式和变址寻址方式的主要区别。

28. 试将硬盘、软盘、磁带、光盘等外存的访问时间、数据传输率按大小（或高低）排序，并列各外存突出的优缺点，适合场合及共同的发展趋势。

29. 如何区分数据信息和控制信息？

30. 简述逻辑层提高总线性能的主要方法。

31. 简述物理层提高总线性能的主要方法。

得 分	评卷人	复查人

五、计算题（10分）


32. 若存储器的 MDR 为 32 位，读写周期为 $0.25\mu\text{s}$ ，求存储器的宽度。

得 分	评卷人	复查人

六、设计题（33 题 10 分，34 题 15 分，共 25 分）

33. 设存储器容量为 32 字，字长 64 位，模块数 $m=4$ ，请分别画出按顺序方式和交叉方式组织的存储器结构示意图。

34. 如图是某 SRAM 的写入时序，其中 R/W 是读写命令控制线，当 R/W 线为低电平时，存储器按当时地址 2450H 把数据线上的数据写入存储器。请指出图中的错误，并画出正确的写入时序图。



计算机组成原理标准预测试卷（五）

（考试时间 150 分钟）

题号	一	二	三	四	五	六	总分	
题分	15	10	10	30	10	25	核分人	
得分							复查人	

第一部分 选择题

得分	评卷人	复查人

一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。每小题 1 分，共 15 分）

- 在浮点数编码表示中，_____ 在机器数中不出现，是隐含的。 ()
 A. 尾数
 B. 符号
 C. 基数
 D. 阶码
- 当 $-1 < x < 0$ 时， $[x]_{原} =$ ()
 A. x
 B. $1 - x$
 C. $4 + x$
 D. $(2 - 2^n) - 1 \times 1$
- 通常将有关数据加以分类、统计、分析，以取得有价值的信息，我们称其为 ()
 A. 数据处理
 B. 实时控制
 C. 辅助设计
 D. 数值计算
- 在定点运算器中，无论采用双符号位还是单符号位，必须有溢出判断电路，它一般用 ()
 A. 或非门
 B. 移位电路
 C. 译码电路
 D. 异或门
- 计算机的存储器系统是指 ()

- A. RAM
B. 主存储器
C. ROM
D. cache、主存储器和外存储器
6. 若存储体中有 1K 个存储单元，采用双译码方式时要求译码输出线为 ()
A. 64
B. 32
C. 560
D. 9
7. 软盘驱动器在寻找数据时 ()
A. 磁头不动，盘片运动
B. 盘片、磁头都不动
C. 盘片、磁头都运动
D. 盘片不动，磁头运动
8. 人们根据特定需要预先为计算机编制的指令序列称为 ()
A. 集合
B. 文件
C. 软件
D. 程序
9. _____方式对实现程序浮动提供了支持。 ()
A. 间接寻址
B. 相对寻址
C. 变址寻址
D. 寄存器间接寻址
10. 程序计数器 PC 属于 ()
A. 控制器
B. 运算器
C. 存储器
D. I/O 接口
11. 实现输入输出数据传送的方式分为三种：直接存储器访问 (DMA) 方式、_____方式和通道方式。 ()
A. 程序控制
B. 测试
C. 检测
D. 位控
12. CPU 响应中断时，最先完成的两个步骤是_____和保护现场信息。 ()
A. 开中断
B. 恢复现场
C. 关中断
D. 不可屏蔽中断
13. _____只能将信息从总线的一端传到另一端，不能反向传输。 ()

- A. 双向
- B. 单向总线
- C. 串行总线
- D. 多总线

14. 总线的电气特性包括每一条信号线的信号传递方向，信号的时序特征和_____特征。

()

- A. 电平
- B. 时间
- C. 电流
- D. 安全

15. 串行传输方式中，一个数据的帧通常包括起始位、数据位、_____、结束位和空闲位。

()

- A. 检测位
- B. 查询
- C. 校验位
- D. 控制位

第二部分 非选择题

得分	评卷人	复查人

二、改错题（针对各小题的题意，改正其结论中错误或补充其不足。每小题 2 分，共 10 分）

16. 所有进位计数制，其整数部分最低位的权都是 0。

17. 8421 码就是二进制数。

18. 执行指令时，指令在内存中的地址存放在指令寄存器中。

19. 并行寄存器一般都具有移位功能。

20. 计数器的功能是对输入脉冲进行计数，不能用它作分频器或定时等。

得 分	评卷人	复查人

三、名词解释（每小题 2 分，共 10 分）

21. 统一编址

22. 单独编址

23. SCSI 总线

24. 触摸屏

25. 数字化仪

得分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 什么叫指令？什么叫微指令？二者有什么关系？

27. 简述同步通信与异步通信的区别。

28. 试述程序查询方式下计算机进行输入输出操作的过程。

29. 简述相对寻址的特点。

30. 一个完善的指令系统应包括哪几类指令？

31. 磁记录方式都有哪些类型？

得 分	评卷人	复查人

五、计算题（10分）

32. 将下列十进制数表示成浮点规格化数，阶码3位，用补码表示，尾数9位，用补码表示。

(1) 27/64

(2) - 27/64

得 分	评卷人	复查人

六、设计题（33题10分，34题15分，共25分）

33. 用 16K×8 位的 SRAM 芯片构成 64K×16 位的存储器，试画出该存储器的组成逻辑框图。

34. 某指令系统指令字长为 20 位，具有双操作数、单操作数和无操作数 3 种指令格式，每个操作数地址规定用 6 位表示，当双操作数指令条数取最大值，而且单操作数指令条数也取最大值时，这 3 种指令最多可能拥有的指令数各是多少？

计算机组成原理标准预测试卷（六）

（考试时间 150 分钟）

题号	一	二	三	四	五	六	总分	
题分	15	10	10	30	10	25	核分人	
得分							复查人	

第一部分 选择题

得分	评卷人	复查人

一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。每小题 1 分，共 15 分）

1. 下列关于微处理器的描述中，正确的是 ()

A. 微处理器就是主机
B. 微处理器可以用作微机的 CPU
C. 微处理器就是微机系统
D. 微处理器就是一台微机
2. 微型计算机发展是以_____技术为标志的。 ()

A. 操作系统
B. 磁盘
C. 软件
D. 微处理器
3. 组成一个运算器需要多个部件，但下面所列_____不是组成运算器的部件。 ()

A. ALU
B. 数据总线
C. 地址寄存器
D. 状态寄存器
4. 运算器的主要功能是进行 ()

A. 算术运算
B. 逻辑运算
C. 逻辑运算和算术运算
D. 加法运算
5. RAM 芯片串联时可以 ()

A. 增加存储单元数量
B. 降低存储器的平均价格

- C. 提高存储器的速度
D. 增加存储器的字长
6. 640KB 的内存容量为 ()
A. 64000 字节
B. 32000 字节
C. 640000 字节
D. 655360 字节
7. 某计算机字长 32 位, 存储容量为 1MB, 若按字编址, 它的寻址范围是 ()
A. 0 ~ 512KB
B. 0 ~ 256KB
C. 0 ~ 256KW
D. 0 ~ 1KB
8. 一张 CD-ROM 光盘的存储量可达 _____ MB, 相当于 _____ 多张 1.44MB 的 3.5 英寸软盘。 ()
A. 200, 400
B. 600, 400
C. 250, 450
D. 600, 900
9. 用于笔记本电脑的外存储器是 ()
A. 软盘
B. 硬盘
C. 光盘
D. 固态硬盘
10. 计算机主频的周期是指 ()
A. 指令周期
B. 时钟周期
C. 存取周期
D. CPU 周期
11. 8 位反码表示数的最小值为 _____, 最大值为 _____。 ()
A. - 127, + 127
B. - 128, + 128
C. - 256, + 256
D. - 255, + 255
12. 若 $[X]_{补} = 1000$, 则 $X =$ ()
A. 8
B. - 0
C. - 8
D. 9
13. 向左规格化的规格为: 尾数 _____, 阶码 _____。 ()
A. 右移 1 位, 加 1
B. 左移 1 位, 减 1

C. 左移 1 位, 加 1

D. 右移 1 位, 减 1

14. 行波进位加法器的缺点是 ()

A. 运行速度慢

B. 运行速度快

C. 加速

D. 减速

15. 内存存储器容量为 256K 时, 若首地址为 00000H, 那么地址的末地址的十六进制表示是 ()

A. 2FFFFH

B. 4FFFFH

C. 1FFFFH

D. 3FFFFH

第二部分 非选择题

得分	评卷人	复查人

二、改错题 (针对各小题的题意, 改正其结论中错误或补充其不足。每小题 2 分, 共 10 分)

16. 组成总线要有传输信息的传输线, 即总线缓冲器和总线控制器。

17. 多体交叉存储器主要解决扩充容量问题。

18. 外部设备一旦申请中断，便能立刻得到 CPU 的响应。

19. DMA 方式一般适合随机出现的服务。

20. CPU 响应中断时自动转移到中断服务程序。

得 分	评卷人	复查人

三、名词解释（每小题 2 分，共 10 分）

21. EEPROM

22. 快闪存储器

23. 多体交叉存储器

24. 全相联映象

25. 组相联映象

得分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 简述串行传输与并行传输的特点及适用场合。

27. 一次程序中断大致分为哪些过程？

28. 微程序控制器有何特点？

29. 机器指令包括哪两个基本要素？

30. 微指令包括哪两个基本要素？

31. 在组合逻辑控制器中，指令寄存器 IR 提供了哪些与微操作命令形成有关的信息？

得分	评卷人	复查人

五、计算题（10分）

32. 写出下列十进制数的 IEEE754 编码。

- (1) 0.15625 (2) - 0.15625 (3) 16 (4) - 5

得分	评卷人	复查人

六、设计题（33 题 10 分，34 题 15 分，共 25 分）

33. 设计 8 位字长的基本二进制加减法器。

34. 若机器字长 36 位，采用三地址格式访存指令，共完成 54 种操作，操作数可在 1K 地址范围内寻找，画出该机器指令的格式。

全国高等教育自学考试

计算机组成原理标准预测试卷（七）

（考试时间 150 分钟）

题号	一	二	三	四	五	六	总分	
题分	15	10	10	30	10	25	核分人	
得分							复查人	

第一部分 选择题

得分	评卷人	复查人

一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。每小题 1 分，共 15 分）

1. CPU 内通用寄存器的位数取决于 ()
A. 机器字长
B. 存储器容量
C. 指令的字长
D. 速度
2. 微程序放在_____中。 ()
A. RAM
B. 控制存储器
C. 指令寄存器
D. 内存储器
3. 下列信号中，_____属于“操作”。 ()
A. BUS→PC
B. PC
C. PC→MAR
D. MDR→BUS
4. 若 A 机的 CPU 主频为 8MHZ，则 A 机的 CPU 主振周期为 ()
A. $0.25\mu s$
B. $0.45\mu s$
C. $0.125\mu s$
D. $1.6\mu s$
5. 若 A 机的平均指令执行速度为 0.4MIPS，那么 A 机的平均指令周期为 ()
A. $0.5\mu s$
B. $1.6\mu s$

C. $+1, 2^{32}$

D. $-1, 2^{32}$

14. 一个 24×24 点阵的汉字，需要_____字节的存储空间。 ()

A. 62

B. 72

C. 64

D. 32

15. $N+1$ 位二进制整数的取值范围是 ()

A. $0 \sim 2^n - 1$

B. $1 \sim 2^n - 1$

C. $0 \sim 2^{n+1} - 1$

D. $1 \sim 2^{n+1} - 1$

第二部分 非选择题

得分	评卷人	复查人

二、改错题（针对各小题的题意，改正其结论中错误或补充其不足。每小题 2 分，共 10 分）

16. 某 R 进位计数制，其右边 1 位的权是其相邻的左边 1 位的权的 R 倍。

17. 可编程序逻辑阵列是主存的一部分。

18. CRC 校验码的生成或校验可用由移位寄存器、半加器和简单门电路构成的电路来实现。

19. 所有的数据传送方式都必须由 CPU 控制实现。

20. 一般情况下，ROM和RAM在存储体中是单独编址的。

得 分	评卷人	复查人

三、名词解释（每小题2分，共10分）

21. 音频合成

22. 音频识别

23. 页式虚拟存储器

24. 溢出

25. 原码

得 分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 中央处理器有哪些基本功能？由哪些基本部件构成？

27. 列举三种中断向量产生的方法。

28. 用于人——机交互的计算机外部设备其发展经历了哪几个阶段？今后的发展趋势是什么？

29. ISA 系统总线的含义是什么？

30. EISA 系统总线的含义是什么？

31. 某计算机指令长度在 1~4 字节内变化，CPU 与存储器之间数据传送宽度为 32 位，每次取出 1 字（32 位），请问如何知道包含多少条指令？

得分	评卷人	复查人

五、计算题（10分）

32. 二进制浮点数补码表示为 49AH，前 4 位阶码，后 8 位尾数，符号位均为 1 位，试问真值十进制数为多少？

得分	评卷人	复查人

六、设计题（33 题 10 分，34 题 15 分，共 25 分）

33. 某计算机有四级中断，优先级从高到低为 1→2→3→4。假定将优先级顺序改为 2→1→3→4，试问各级中断屏蔽字是什么？请画出处理该多重中断的示意图。

34. 设有 8 个中断源，用软件方式排队判优。设计中断申请逻辑电路。

- D. 以上均可以
5. ASCII 码是对_____进行编码的一种方案。 ()
- A. 字符、图形符号 B. 汉字
C. 数字 D. 声音
6. 乘法器的硬件结构通常采用 ()
- A. 并行加法器和串行左移 B. 串行加法器和串行右移
C. 并行加法器和串行右移 D. 串行加法器和串行移位器
7. 内存若为 16MB，则表示的容量为_____ KB。 ()
- A. 1024 B. 18000
C. 16 D. 16384
8. 下列元件中存取速度最快的是 ()
- A. 寄存器 B. 内存
C. 外存 D. cache
9. 对于没有外存储器的计算机来说，监控程序可以存放在 ()
- A. CPU B. RAM
C. ROM D. RAM 和 ROM
10. 一张 3.5 英寸软盘的存储容量为_____，每个扇区的存储固定数据是 ()
- A. 1MB，1024B B. 4MB，2048B
C. 1.44MB，512B D. 2MB，256B
11. 移码与补码比较，只是_____不同，其它都相同。 ()
- A. 正号 B. 负号
C. 符号 D. 标志
12. 具有自同步能力的记录方式是_____和_____。 ()
- A. FM，MOD B. PM，MFM
C. PM，DMA D. MFM，FM

18. 屏蔽所有中断源，即为关中断。

19. $1\text{KB} = 1000\text{B}$ 。

20. $1\text{GB} = 2^{30}\text{MB}$ 。

得 分	评卷人	复查人

三、名词解释（每小题 2 分，共 10 分）

21. 串行传输

22. 并行传输

23. 复合传输

24. 消息传输方式

25. 同步通信

得分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 指令和数据均存放在内存中，CPU 如何从时间和空间上区分它们是指令还是数据？

27. 在寄存器——寄存器型、寄存器——存储器型和存储器——存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？

28. 简述引入 cache 结构的理论依据。

29. 总线有哪些类型？

30. 计算机存储系统分哪几个层次？每一个层次主要采用什么存储介质？

31. 简述直接地址映射的优缺点。

得分	评卷人	复查人

五、计算题（10分）

32. CPU 执行一段程序时，cache 完成存取的次数为 1900 次，主存完成存取的次数为 100 次，已知 cache 存取周期为 50ns，主存取周期为 250ns，求：cache 主存系统的效率和平均访问时间。

得分	评卷人	复查人

六、设计题（33 题 10 分，34 题 15 分，共 25 分）

33. 某计算机 $4K \times 8$ 位的主存地址空间中用 2 片 $1K \times 8$ 位的 ROM 和 2 片 $2K \times 4$ 位的 RAM 芯片构成，画出 CPU 与 RAM 和 ROM 的连接图。RAM 的控制信号为 \overline{CS} 和 \overline{WE} ，CPU 的地址线为 $A_{11} \sim A_0$ ，数据线为 8 位的线路 $D_7 \sim D_0$ ，控制信号有读写控制 R/\overline{W} 和访存请求 \overline{MREQ} 。

34. 设存储容量为 32 字，字长 64 位，模块数 $m=9$ ，请画出交叉方式存储器结构示意图。

计算机组成原理标准预测试卷（九）

（考试时间 150 分钟）

题号	一	二	三	四	五	六	总分	
题分	15	10	10	30	10	25	核分人	
得分							复查人	

第一部分 选择题

得分	评卷人	复查人

一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。每小题 1 分，共 15 分）

- CPU 组成中不包括 ()
 - 指令寄存器
 - 指令译码器
 - 地址译码器
 - 地址寄存器
- 在微程序控制器中，机器指令与微指令的关系是 ()
 - 一条微指令由若干条机器指令组成
 - 每一条机器指令由一段用微指令组成的微程序来解释执行
 - 每一条机器指令由一条微指令来执行
 - 一段微程序由一条机器指令来执行
- 微程序存放在_____中。 ()
 - 控制寄存器
 - 指令寄存器
 - RAM
 - 内存储器
- 异步控制常作为_____的主要控制方式。 ()
 - 微型机的 CPU 控制中
 - 微程序控制器

17. 外存比内存的存储容量大，存取速度快。

18. cache 与主存统一编址，即主存空间的某一部分属于 cache。

19. $1\text{MB} = 1000\text{KB}$ 。

20. 译码器是一种时序逻辑电路，而计数器是一种组合逻辑电路。

得 分	评卷人	复查人

三、名词解释（每小题 2 分，共 10 分）

21. cache

22. 水平型微指令

23. 垂直型微指令

24. 中断

25. 地址码

得分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 简述同步通信与异步通信的区别。

27. 控制器有哪几种控制方式？

28. 什么是兼容性？计算机兼容有什么作用？

29. 什么叫调相制？它有什么优缺点？

30. 打印机都有哪些类型？

31. 说明层次结构的存储系统中 cache 和虚拟存储器的作用有何不同。

得 分	评卷人	复查人

五、计算题（10分）

32. 将下列十进制整数化为 6 位移码，其中 1 位符号位，5 位数值位，求 $[X \pm Y]_{移}$ ，指出结果是否溢出？

(1) $X=18, Y=15$ (2) $X=10, Y=-14$

得 分	评卷人	复查人

六、设计题（33 题 10 分，34 题 15 分，共 25 分）

33. 设有 8 个中断源，用软件方式排队判优。如何判别中断源？画出中断处理流程。

34. 存储器分布如下面所示 (按字节编址), 现有芯片 ROM $4K \times 8$ 和 RAM $8K \times 4$, 设计此存储系统, 将 RAM 和 ROM 用 CPU 连接。

0000H	RAM1
1FFFH	
2000H	RAM2
3FFFH	
4000H	空
5FFFH	
6000H	ROM
7FFFH	

计算机组成原理标准预测试卷（十）

（考试时间 150 分钟）

题号	一	二	三	四	五	六	总分	
题分	15	10	10	30	10	25	核分人	
得分							复查人	

第一部分 选择题

得分	评卷人	复查人

一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。每小题 1 分，共 15 分）

- 二进制数 1011.101 对应的十进制数是 ()
 - 9.3
 - 11.5
 - 120.625
 - 101.26
- 十进制数 1989 的余 3 码是 ()
 - 0100 1100 1011 1100
 - 0000 1100 1110 1011
 - 1000 1010 1100 1001
 - 0001 1010 1110 1100
- 在大量数据传送中常用且有效的检验法是 ()
 - 奇偶校验法
 - 海明码校验
 - 判别校验
 - CRC 校验
- 为了使设备相对独立，磁盘控制器的功能全部转到设备中，主机与设备间采用_____接口。 ()
 - ESDI
 - AUX
 - SCSI
 - 专用
- 若磁盘的转速提高一倍，则 ()

- A. 平均定位时间不变
B. 平均找道时间减半
C. 平均存取时间减半
D. 存储密度可提高一倍
6. 在存储器中某个操作数的寻址称为_____寻址。 ()
A. 直接
B. 间接
C. 寄存器直接
D. 寄存器间接
7. 先计算后再访问内存的寻址方式是 ()
A. 直接寻址
B. 间接寻址
C. 立即寻址
D. 变址寻址
8. Intel 80486 是 32 位微处理器，Pentium 是_____位微处理器。 ()
A. 16
B. 32
C. 64
D. 48
9. 为实现多重中断，保护断点和现场使用 ()
A. ROM
B. 设备内寄存器
C. 中断向量表
D. 堆栈
10. 在微机系统中，外围设备通过_____与主板的系统总线相连接。 ()
A. 计数器
B. 适配器
C. 寄存器
D. 设备控制器
11. 外围设备的定时方式分为同步定时与_____两种方式。 ()
A. 异步应答
B. 异步
C. 应答
D. 控制
12. 只有操作码而没有地址码的指令称为_____指令。 ()
A. 取指
B. 机器
C. 零地址
D. 控制
13. 多个用户共享主存时，系统应提供 ()
A. 保护
B. 密码

C. 存储

D. 存储保护

14. 组成 $2M \times 8\text{bit}$ 的内存, 可以使用_____进行并联。 ()

A. $2M \times 16\text{bit}$

B. $4 \times 8\text{bit}$

C. $2M \times 4\text{bit}$

D. $4 \times 16\text{bit}$

15. 操作数直接出现在地址码位置的寻址方式称为_____寻址。 ()

A. 立即

B. 间接

C. 转移

D. 判断

第二部分 非选择题

得分	评卷人	复查人

二、改错题 (针对各小题的题意, 改正其结论中错误或补充其不足。每小题 2 分, 共 10 分)

16. 浮点数的取值范围由尾数的位数决定, 而浮点数的精度由阶码的位数决定。

17. 一个正数的补码和这个数的原码表示一样, 而正数的反码就不是该数的原码表示, 而是原码各位取反。

18. 内存与外存都能直接向 CPU 提供数据。

19. ALU 简称总线。

20. 键盘属于输出设备。

得 分	评卷人	复查人

三、名词解释（每小题 2 分，共 10 分）

21. MCA 系统总线

22. VESA

23. PCI

24. 规格化

25. 对阶

得 分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 三地址指令、二地址指令和一地址指令有什么特点？

27. 在有 cache 的存储系统中，访存操作是如何进行的？

28. 比较区位码、拼音码的优缺点？

29. 音频合成有哪几种方法？

30. 针对寄存器组、主存、cache、光盘、存储器、软盘、硬盘、磁带，回答下面问题：按存储容量排出顺序（从小至大）。

31. 针对寄存器组、主存、cache、光盘存储器、软盘、磁带、硬盘，回答下列问题：按读写时间排出顺序（从快至慢）。

得分	评卷人	复查人

五、计算题（10分）

32. 已知 $X=0.1011$ ， $Y=-0.0101$

求： $[0.5X]_{补}$ 、 $[0.25X]_{补}$ 、 $[-X]_{补}$ 、 $2[-X]_{补}$ 、 $[0.5Y]_{补}$ 。

得分	评卷人	复查人

六、设计题（33题10分，34题15分，共25分）

33. 设有 A、B、C 三个中断源，其中 A 的优先权最高，B 的优先权次之，C 的优先权最低，请用链式方式设计判优电路。

34. 设有 A, B, C 三个中断源, 其中 A 的优先权最高, B 的优先权次之, C 的优先权最低, 请用独立请求方式设计判优电路。

计算机组成原理标准预测试卷（一）参考答案

一、1.D 2.A 3.B 4.C 5.A 6.C 7.A 8.B 9.D 10.A 11.A 12.C 13.B 14.B 15.B

二、16.Cache 不是内存的一部分，它可由指令直接访问。

17. 与微程序控制器相比，组合逻辑控制器的速度较快。

18. 三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑“1”、“0”、浮空三种状态。

19. 地址总线、数据总线和控制总线是指总线的类型，不是指总线的结构。

20.DMA 控制器和 CPU 必须分时使用总线。

三、21. 运算器中有一个算术逻辑运算单元，简称算逻单元（ALU）。

22. 存储器的作用是存储程序和数据。

23. 为了使数据在计算机系统生成、处理、存储和传送过程中可能会发生错误，即在代码中加入某种特征，使得在发生了错误的时候，计算机能够发现错误并确定错误的位置，以便纠正出现的错误，这种能够发现某些错误或具有自动纠错能力的数据编码称为数据校验码，或检错码。

24. 海明码能检出 2 位错误，并纠正 1 位错误。其原理是：在一个数据位组中加入几个校验位，增加数据代码间的码距，当某一位发生变化时，就会引起校验结果发生变化，不同代码位上的错误会得出不同的检验结果。

25. 当电源撤消时，存储的数据也随之丢失，因此称为挥发性存储器。

四、26. ①奇偶校验法不能定位发生错误的信息位。

②奇偶校验法没有纠错能力。


27.CRC 码是一种纠错能力较强的编码。在进行校验时，将 CRC 码多项式与生成多项式 $G(X)$ 相除，若余数为 0，则表明数据正确，当余数不为 0 时，说明数据有错。只要选择适当的生成多项式 $G(X)$ ，余数与 CRC 码出错位置的对应关系是一定的，由此可以用余数作为判断出错位置的依据而纠正错码。

28. 运算器的主要功能是完成算术及逻辑运算，它由 ALU 和若干寄存器组成。ALU 负责执行各种数据运算操作，寄存器用于暂时存放参与运算的数据以及保存运算状态。

29. 计算机在存取数据时，以存储单元为单位进行存取。机器的所有存储单元长度相同，一般由 8 的整数倍个存储元构成，同一单元的存储元必须并行工作，同时读出、写入。

30. 存储体由许多存储单元构成一台机器，由于每个存储单元在存储体中的地位平等，为区别不同单元，给每个存储单元赋予地址，都有一条惟一的地址线与存储单元地址编码对应。

31. 采用高速器件，采用 cache，采用多体交叉存储器，采用双端口存储器，采用相联存储器，加长存储器的字长。



计算机组成原理标准预测试卷（二）参考答案

一、1.D 2.A 3.C 4.A 5.A 6.D 7.A 8.C 9.B 10.D 11.A 12.B 13.D 14.A 15.A

二、16. 可以使用软字库。

17. 显示刷新存储器由 RAM 组成。

18. 不设置浮点运算指令的计算机，仍可用于科学计算，只是要增加编程量并且速度不很快。

19. 为了保证中断服务程序执行完毕以后，正确返回到被中断的断点继续执行程序，应进行现场保护操作。

20. 一个指令周期由若干个 CPU 周期组成。

三、21. 具有复杂指令系统的计算机，简称为 CISC。

22. 具有精简指令系统的计算机，简称为 RISC。

23. 按照高位数据和低位数据在存储器中的存储次序，将最低字节存储在最大地址位置的存储方式，称为大数端方式。

24. 按照高位数据和低位数据在存储器中的存储次序，将最低字节存储在最小地址位置的存储方式，称为小数端方式。

25. 计算机指令的操作码及地址码在计算机中用二进制的数字表示。这种表示方法很难被程序阅读理解，也不便于程序员编写程序。因此通常用一些比较容易记忆的文字符号来表示指令中操作码和操作数，这种符号称为助记符。

四、26. 一股是控制信息，即操作命令，其发源地是控制器，它分散流向各个部件，一股是数据信息，它受控制信息的控制，从一个部件流向另一个部件，边流动边加工处理。

27. 立即寻址方式的特点是执行速度快，取指令的同时也取出数据，不需要寻址计算和访问内存，但操作数是固定不变的，因此适合于访问常数。

28. 优点是 RISC 技术简化了指令系统，以寄存器——寄存器方式工作，采用流水方式，减少访存等。缺点是指令功能简单使程序代码较长，占用了较多的存储器空间。

29. 考虑到计算机的性能价格比, 将存储器分为主存储器和辅存器, 主存储器通常采用半导体存储器, 用于存放正在运行的程序和数据, 它速度快但成本高。辅助存储器一般采用磁带、磁盘、光盘等, 虽然速度较慢, 但存储容量大, 成本低。

30. 常用的替换算法有随机法, 先进先出法, 近期最少使用法等。

随机法是用一个随机数产生器产生一个随机的替换块号;

先进先出法是替换最早调入的存储单元;

近期最少使用法是替换近期最少使用的存储块。

31. 十进制加法器是利用二进制定点运算器, 将两个 BCD 码相加后判断是否大于 9, 若是, 则做十进制调整 (即加 6), 否则直接输出。

五、32. 设 $X = -0.1100$, 则二进制数补码的模 $= X_{补} - X = 1.0100 - (-0.1100) = 10$ (二进制) $= 2$


六、33. 解: ①地址线为 14 根, 数据线为 8 根

②ROM 的地址范围为 0000H ~ 07FFH。

RAM 的地址范围为 0800H ~ 27FFH。

③RAM 芯片共 2 片, ROM 芯片共 2 片

④存储器结构图及与 CPU 连接的示意图。




34. 操作码的扩展如下:

0000	XXXX	XXXX	XXXX	
:	:	:	:	15 条三地址指令
1111	XXXX	XXXX	XXXX	
1111	0000	XXXX	XXXX	
:	:	:	:	15 条二地址指令
1111	1110	XXXX	XXXX	
1111	1111	0000	XXXX	

⋮	⋮	⋮	⋮	15 条一地址指令
1111	1111	1110	XXXX	
1111	1111	1111	0000	
⋮	⋮	⋮	⋮	16 条零地址指令
1111	1111	1111	1111	

指令译码逻辑如图



计算机组成原理标准预测试卷（三）参考答案

一、1.D 2.A 3.A 4.B 5.C 6.D 7.B 8.C 9.D 10.A 11.A 12.B 13.B 14.D 15.C

二、16. 决定计算机计算精度的主要性能指标是计算机的字长。

17. 尾数部件可实现加、减、乘、除四种运算。

18. 寄存器也可存放数据。

19. 程序计数器 PC 用来指示从内存中取指令。

20. 错。有乘、除指令和浮点运算指令。

三、21. 把主存按段分配的存储管理方式称为段式管理，采用段式管理的虚拟存储器称为段式虚拟存储器。

22. 组相联映象指的是将存储空间分成若干组，各组之间是直接映象，而组内各块之间则是全相联映象。

23. 堆栈是一种按特定顺序进行访问的存储区。

24. 执行一条指令时控制器发出的各控制字序列构成了完成该指令的一个微程序。

25. 在微程序中的各个控制字加上微程序控制信息就是一条条微指令。

四、26. 指令周期是指取出并执行一条指令的时间，指令周期常常用若干个 CPU 周期数来表示，CPU 周期也称为机器周期，而一个 CPU 周期又包含了若干个时钟周期（也称为节拍脉冲或 T 周期）。

27. 最主要的优点是软件兼容。最主要的缺点是指令设计不尽合理，指令系统过于庞大。

28. 与硬连线控制器比较，微程序控制器具有规整性，可扩展性等优点，是一种用软件方法来设计硬体的技术。它可实现复杂指令的操作控制，且极具灵活性，可方便地增加和修改指令。

29. 8086 的指令预取是指总线空闲时，8086 从存储器中读取指令存放放到指令队列中，从而加速指令的处理。

30. 所谓总线是指若干信号线的集合，由这些信号线组成在两个以上部件间传送信息的公共通路。

总线的作用主要是沟通计算机各部件间的信息传递，并使不同厂商提供的产品能互换组合。总线根据其规模、数据传输方式，应用的不同场合等可分为多种类别，比如：系统总线是用来连接 CPU、存储器、I/O 插件等，设备总线则提供计算机与计算机间、计算机与外设之间的连接。


31. 必须解决如下基本问题：①由于一般外部设备都有它自动的独立时钟，故把它们接入主机时，必须解决两个异步工作系统间的同步或通信联络问题。②由于外围设备的工作速度远比主机慢，有的相差达几个数量级，故将它们相连时，必须解决速度匹配问题。③由于外围设备的数据格式往往与主机内部的数据格式不同，故将它们相连时，必须解决数据格式的转换问题。

通过总线接口解决上述问题。

五、32. 灰度级为 256， $2^8 = 256$ ，所以，每像素占 8bit = 1 Byte


所需字节数 = $800 \times 600 / 1024 \approx 469\text{KB}$

六、33. DMA 控制器的工作时空图如图所示



由图可知，在 T_1 时间段中控制器首先为打印机服务，因为此时只有打印机有请求。在 T_2 时间段，磁盘、磁带同时有请求，首先为优先权高的磁盘服务，然后为磁带服务，每次服务传送一个字节。在 $90\mu\text{s}$ 的时间段中，为打印机服务，然后为磁带服务，每次服务传通一个字节。在 $90\mu\text{s}$ 的时间段中，为打印机服务只有一次 (T_1)，为磁盘服务四次 (T_2, T_4, T_6, T_7)，为磁带服务三次 (T_3, T_5, T_8)，从图上看到，在这种情况下 DMA 尚有空闲时间，说明控制器还可以容纳更多设备。

34.



计算机组成原理标准预测试卷（四）参考答案

一、1.A 2.D 3.C 4.A 5.B 6.A 7.C 8.D 9.B 10.A 11.B 12.B 13.C 14.A 15.C

- 二、16. 在串行定点补码乘法器中，被乘数的符号和乘数的符号都参加运算。
17. 加法器是构成运算器的基本部件，为提高运算速度，加法器一般都采用并行加法器。
18. 动态 RAM 和静态 RAM 都是易失性半导体存储器。
19. 兼容机之间的指令系统是相同的，但硬件的实现方法可以不同。
20. ROM 只是把信息固定地存放在存储器中，而访问存储器仍然是随机的。

三、21. 总线接口是总线设备与总线的连接界面。

22. 在同步方式中，所有的设备都从同一个公共的时钟信号中获得定时信息。
23. 另一种总线操作使用一个在 CPU 和设备之间的“握手”信号，去除了公共的时钟信号，从而使得操作成为异步。异步方式是，总线操作周期时间不是固定的，操作的每一个步骤都有一个信号表示。
24. 复合寻址方式就是把间接寻址方式同相对寻址方式或变址寻址等方式相结合而形成的寻址方式。它分为先间接方式和后间接方式两种。
25. 把主存的地址和 cache 地址之间建立一种确定的逻辑关系，这就是根据主存的地址来构成 cache 的地址。这样的地址间的逻辑关系称为地址映象。

四、26. 立即寻址方式的特点是执行速度快，取指令的同时也取出数据，不需要寻址计算和访问内存，但操作数是固定不变的，因此适合于访问常数。

27. 基址寻址用于程序定位，一般由硬件或操作系统完成。而变址寻址是面向用户的，用于对一组数据进行访问等。

28. 硬盘、软盘、磁带、光盘等外存的访问时间由少到多，数据传输率由高到低。

突出的优点：硬盘速度快、光盘和软盘的盘片可更换、磁带容量大、便宜并且可更换。

适合场合：硬盘用于主存的后援、光盘存资料、文献档案、支持多媒体技术；磁带为海量后备，软盘用于输入输出传递，及小容量备份。

共同的发展趋势：提高容量和速度、降低价格、减小体积。

29. 指令和数据统统放在内存中，从形式上看，他们都是二进制编码，似乎很难分清哪些是指令字，哪些是数据字，然而控制器完全可以分辨它们。一般来讲，根据周期从内存读出的信息流是指令流，它流向控制器，由控制器解释从而发出一系列微操作信号，而执行周期从内存读出或送入内存的信息流是数据流，它由内存流向运算器，或者由运算器流向内存。

30. 在逻辑层可通过改进总线协议来提高总线的性能。具体措施有：简化总线传输协议、采用总线复用技术、采用消息传输协议。

31. 在物理层提高总线性能主要是提高总线信号速度，其主要措施有：增加总线宽度、增加传输的数据长度、缩短总线长度、降低信号水平、采用差分信号、采用多条总线等等。

五、32. 存储器带宽是指单位时间内存储器可读写的字节数（或二进制的位数），记作 B_m 。


带宽除了与存储周期有关外，还与存储器一次可读写的二进制位数有关。

存储器的带宽 $B_m = W/t_m = 32b/0.25\mu s = 128Mb/s$


六、33. (1) 内存地址：

模块	字
----	---

按顺序方式组织的存储器结构示意图



34. 在 R/W 为低电平时，地址、数据都不能再变化，正确的写入时序如图



计算机组成原理标准预测试卷（五）参考答案

一、1.C 2.B 3.A 4.D 5.D 6.A 7.C 8.D 9.B 10.A 11.A 12.C 13.B 14.A 15.C

二、16. 所有进位计数制，其整数部分最低位的权都是 1。

17. 8421 码是十进制数的编码。

18. 执行指令时，指令在内存中的地址存放在程序计数器中。

19. 串行寄存器一般都具有移位功能。

20. 可以用它作分频器或定时等。

三、21. 在统一编址法中，将输入输出设备中的控制寄存器、数据寄存器、状态寄存器和内存单元一样看待，将它们和内存单元联合在一起编排地址。

22. 单独编址法中，采用专门的控制信号进行输入输出操作，内存的地址空间和输入输出设备的地址空间是分开的，因此需要使用专门的输入输出指令。

23. SCSI (Small Computer System Interface 小型计算机系统接口) 是一种系统接口级的标准输入输出总线，从通道发展而来，现已发展成为一个标准系列。

24. 触摸屏是一种具有触摸式输入功能的显示屏或者附加在显示屏上的输入设备。

25. 数字化仪是一种二维坐标的输入系统，主要用于输入工程图。

四、26. 指令，即指机器指令。每一条指令可以完成一个独立的算术运算或逻辑运算操作。控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而一组实现一定操作功能的微命令的组合，构成一条微指令。

一条机器指令在执行时，需要计算机做很多微操作。在微操作控制器中，一条机器指令需要由一组微指令组成的微程序来完成，即微程序完成对指令的解释执行。因此，一条指令对应多条微指令，而一条微指令可为多个机器指令服务。

27. 同步通信数据的传输在一个共同的时钟信号控制下进行，总线中有一个中央时钟连接到总线的各设备广播。总线的操作有固定的时序，所有信号与时钟的关系是固定的，设备之间设有应答信号。

异步通信总线操作使用一对在 CPU 和设备之间的“握手”信号，总线操作周期时间不是固定的，操作的每个步骤都有一个信号表示。

28. 在程序查询方式下，计算机进行输入操作的过程如下：

- ①CPU 把一个地址值放在地址总线上，选择某一输入设备。
- ②CPU 等待输入设备的数据成为有效。
- ③CPU 从数据总线输入数据，放在寄存器中。

输出操作的过程是：

- ①CPU 把一个地址值放在地址总线上，选择某一输出设备。
- ②CPU 把数据放在数据总线上。
- ③输出设备认为数据有效，将数据取走。

29. 相对寻址方式中，操作数的地址是程序计数器 PC 的值加上偏移量形成的，是一种特殊的变化寻址方式，偏移量用补码表示，可正可负。相对寻址方式可用较短的地址码访问内存。

30. 应包括数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。

31. 磁盘上常用的记录方式可分为归零制 (RZ)、不归零制 (NRZ)、调相制 (PH) 和调频制 (FH) 等多种类型。

五、32. $27/64 = 11011 \times 2^{-6} = 0.11011 \times 2^{-1}$


其浮点补码表示为：111011011000

$- 27/64 = - 11011 \times 2^{-6} = - 0.11011 \times 2^{-1}$

其浮点补码表示为：111100101000

六、33. 存储器容量为 $64K \times 16$ 位，其地址线为 16 位 ($A_0 \sim A_{15}$)，数据线为 16 位，($D_0 \sim D_{15}$)，SRAM 芯片容量为 $16K \times 8$ 位，其地址线为 14 位，数据线为 8 位。因此组成存储器时需字位同时扩展。字扩展采用 2:4 译码器，以 $16K$ 为一个模块。共 4 个模块。位扩展采用两片串联。

存储器的组成逻辑框图如下：



34. 按控制操作码的思想来设计，双操作数据指令条数最大为 $2^8 - 1 = 255$ 条，单操作数指令条数最大为 63 条，无操作数指令条数最大为 64 条。

操作码的扩展如下：

00000000	xxxxxx	xxxxxx	
⋮	⋮	⋮	255 条二地址指令
11111110	xxxxxx	xxxxxx	
11111111	000000	xxxxxx	
⋮	⋮	⋮	63 条一地址指令
11111111	111110	xxxxxx	
11111111	111111	000000	
⋮	⋮	⋮	64 条零地址指令
11111111	111111	111111	

计算机组成原理标准预测试卷（六）参考答案

一、1.B 2.D 3.C 4.C 5.A 6.D 7.C 8.B 9.D 10.B 11.A 12.C 13.B 14.A 15.D

二、16. 组成总线不仅要有传输信息的传输线，还应有实现总线传输控制的器件。

17. 多体交叉存储器主要是为了提高存取速度，增加存储器带宽。

18. 如果 CPU 关中断，则外部设备有中断申请，也不能立即得到 CPU 的响应。

19. 中断方式一般适合随机出现的服务。

20. CPU 响应中断时暂停运行当前程序，自动转移到中断服务程序。

三、21. 是一种能够用电子的方法擦除其中内容的 EPROM 存储器，称为 EEPROM。

22. 是在 EPROM 和 EEPROM 的制造技术基础上发展起来的一种新型电可擦除非挥发性的存储器器件。它具有更好的电可擦除性能。

23. 是由多个相互独立、容量相同的存储模块（存储体）构成。

24. 每个主存块都可映象到任何 cache 块的地址映象方式称为全相联映象。

25. 组相联映象是指将存储空间分成若干组，各组之间是直接映象而组内各块之间则是全相联映象。

四、26. 串行传输是指数据在一条线路上按位依次进行传输、线路成本低、适合于长距离的数据传输。并行传输是每个数据位都有一条单独的传输线，所有的数据同时传输，这种传输速度快、成本高、适合于短距离、高速传输的场合。

27. 中断申请、排队判优、中断响应、中断处理、中断返回。

28. 与硬连线控制器相比，微程序控制器具有规整性、可扩展性等优点，是一种用软件方法来设计硬件的技术，它可实现复杂指令的操作控制，且极具灵活性，可方便地增加和修改指令。

29. 机器指令包括操作码和地址码。

30. 微指令包括微命令字段和下地址字段。

31. 指令寄存器 IR 提供的操作码 OP 和寻址模式与微操作命令形成有关。

五、32. (1) 0.15625 转换成二进制值为 0.00101；

在 IEEE754 中其规格化表示为 1.01×2^{-3} ， $e = 127 - 3 = 124$ ；

IEEE754 编码为：001111100 010000000000000000000000

(2) - 0.15625 转换成二进制值为 - 0.00101；

在 IEEE754 中其规格化表示为： $- 1.01 \times 2^{-3}$ ， $e = 127 - 3 = 124$ ；

IEEE754 编码为：101111100 010000000000000000000000

(3) 16 转换成二进制值位为 10000

在 IEEE754 中其规格化表示为： 1.0×2^4 ， $e = 127 + 4 = 131$ ；

IEEE754 编码为：010000011 000000000000000000000000

(4) - 5 转换成二进制值为 - 101；

在 IEEE754 中其规格化表示为： 1.01×2^2 ， $e = 127 + 2 = 129$ ；

在 IEEE754 编码为：11000000101000000000000000000000

六、33. 字长为 8 位，两个操作数为

$$[X]_8 = X_0 \cdot X_1 X_2 \dots X_7$$

$$[Y]_8 = Y_0 \cdot Y_1 Y_2 \dots Y_7$$

19. DMA 和通道的数据传送方式不需 CPU 控制。

20. 一般情况下，ROM 和 RAM 在存储体中是统一编址的。

三、21. 音频设备采用音频合成技术，可以合成语言或音乐，使计算机能够朗读文本或者演奏出音乐。

22. 音频设备可在声音处理软件控制下采样模拟音频信号，再数字化成声音文件，成为可以回放的音频信息。

23. 页式虚拟存储器是把虚拟存储空间和实际存储空间等分成固定容量的页，各虚拟页可装入主存中不同的实际页面位置。

24. 在计算机中，每种数据编码都有其数据表示范围。在运算过程中如出现数据超出这个表示范围的现象，就发生了溢出。

25. 原码表示法中用一个符号位表示数据的正负，用 0 代表正号，1 代表负号，其余的代码表示数据的绝对值。

四、26. 中央处理器的基本功能是：

①指令控制，即对程序运行的控制，保证指令序列的执行结果的正确性。

②操作控制，即指令内操作步骤的控制，控制操作步骤的实施。

③数据运算，即对数据进行算术运算和逻辑运算。

④异常处理和中断处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等。

中央处理器主要由控制器和运算器两部分构成，此外在 CPU 中还有多种寄存器，寄存器与运算器之间传递信息的线路称为数据通路。

27. ①由编码电路直接产生。

②由硬件产生一个“偏移量”，再加上 CPU 某寄存器里存放的基地址。

③向量地址转移法：由优先级编码电路产生对应的固定地址码，其地址中存放的是转移指令，通过转移指令可以转入设备各自的中断服务程序入口。

28. 人——机交互的计算机外部设备其发展经历了字符界面、图形界面、多媒体界面技术、虚拟现实技术等几个阶段。今后是向更接近于人的自然交互界面方向发展，比如具有视觉、听觉和语音能力的外部设备。

29. ISA——工业标准体系（Industry Standard Architecture），它是最早出现的微型计算机总线标准，应用在 IBM 的 AT 机上，直到现在，微型计算机主板或工作站主板上还保留有少量的 ISA 扩展槽。


30. EISA——扩展工业标准体系：（Extended Industrial Standard Architecture），主要用于 286 微机。EISA 对 ISA 完全兼容。目前微机上均保留了 EISA 总线扩展槽。

31. 在设计指令系统时，一般在指令（1 字节指令）或指令的第 1 个字节（多字节指令）中安排 1 至 2 位来区分是几字节指令。当安排 1 位时，用于区分是 1 字节指令或多字节指令；若安排 2 位，则有 4 种状态，可直接区分 1~4 字节指令。


五、32. 把 49AH 展开为 010010011010，前 4 位为阶码 0100，符号位为 0，阶码真值为 +4，后 8 位为尾数，符号位为 1，尾数的真值为 -102，所以其十进制数真值为 $-2^4 \times 102$ 。

六、33. 中屏蔽字为：1 级 1011 2 级 1111 3 级 0011 4 级 0001

该多重中断的示意图如下：



34. 中断申请逻辑电路如下图



用软件方法排队判优，所需硬件非常简单，只需要一个或门和一个存放 8 个请求信号的寄存器即可。或门的输出可判有无中断请求。若有，再通过程序对寄存器中对应位进行检测，在程序中，位置在前检测的则其优先级别高。

计算机组成原理标准预测试卷（八）参考答案

一、1.B 2.D 3.A 4.D 5.A 6.C 7.D 8.A 9.C 10.C 11.C 12.B 13.A 14.A 15.D

二、16. 磁盘上的磁道是记录密度不同的同心圆。

17. 磁道长短不同，其所存储的数据量相同。

18. CPU 不允许中断才为关中断。

19. 1KB = 1024B。

20. 1GB = 1024MB。

三、21. 串行传输是指数据的传输在一条线路上按位进行。

22. 用并行方式传输二进制信息时，对每个数据位都需要单独一条传输线。

23. 复合传输方式又称为总线复用的传输方式，它使不同的信号在同一条信号线上传输。

24. 消息（message）是一种有固定格式的数据，一般包含若干个字，其中可包括多种不同的消息。消息传输方式将总线需要传送的数据信息、地址信息和控制信息等组合成一个固定的数据结构以猝发方式进行传输，消息传输方式一次可发送更多的信息，从而减少了总线同步操作对传输速度的影响。

25. 在同步方式中，所有的设备都从同一个公共的时钟信号中获取定时信息。一定频率的时钟信号线定义了等间隔的时间段，每一个时间段定义了一个总线周期。

四、26. 从时间上讲，取指令事件发生在“取指周期”，取数据发生在“执行周期。”从空间上讲，从内存读出指令流向控制器（指令寄存器），从内存读出数据流向运算器（通用寄存器）。

27. 寄存器——寄存器型执行速度最快，存储器——存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。

28. 引入 cache 结构的理论依据是程序访存的局部性规律。由程序访存的局部性规律可知在较短时间内，程序对内存的访问都局限于某一个较小的范围，将这一范围的内容调入 Cache 后，利用 cache 的高速存取能力，可大大提高 CPU 的访存速度。

29. 按物理特性，总线可分为电缆式、主板式和背板式（backplane）；还可为串行总线和并行总线。
按总线的功能特性，总线可分为芯片级的、板级的和系统级的；还可为处理器总线、输入输出总线等。

按总线的电气特性，总线可以有单向传输（单工）总线和双向传输（双工）总线两种；还可以分为单端方式和差分方式。


30. 存储系统层次：cache—主存—辅存或寄存器组—cache—主存—辅存。
相应的存储介质为：寄存器—电路，cache—SRAM；主存—DRAM；辅存—表面存储。
31. 简单快捷、利用率低、命中率低。

五、32. ①命中率 $H = N_c / (N_c + N_m) = 1900 / (1900 + 100) = 0.95$

②平均访问时间 $T_a = H \times T_c + (1 - H) \times T_m = 0.95 \times 50ns + (1 - 0.95) \times 250ns = 60ns$

③访问效率 $e = T_c / T_a = 50ns / 60ns \times 100\% = 83.3\%$

六、33. ROM 芯片需要 10 条地址线，2 片 ROM 芯片进行字扩展。RAM 芯片需要 11 条地址线，2 片 RAM 进行位扩展后与 ROM 再进行字扩展。CPU 与 RAM 和 ROM 的连接如下图所示。其中 ROM 的地址线为 $A_9 \sim A_0$ ，RAM 的地址线为 $A_{10} \sim A_0$ 。 A_{11} 和 A_{10} 送入 2:4 译码电路，输出选择信号 $sel0 \sim sel3$ 。 $sel0$ 和 $sel1$ 作为 ROM 的芯片许可， $sel2$ 和 $sel3$ 的逻辑或作为 RAM 的芯片选择。读写控制 R/\bar{W} 作为 RAM 的写许可 \bar{WE} 信号输入。



34. ①交叉方式存储结构示意图。

28. 计算机的兼容性是指其通用性。如果 A 计算机上的软件能在 B 计算机上运行，则称 A、B 两台计算机的软件是兼容的。如果两台计算机有兼容性，则换一台计算机硬件时不用考虑更换软件。

29. 调制解调器是利用电流相应变化来读写“0”或“1”的信息。这种记录方式优点是抗干扰能力强，具有自同步能力。缺点是编码效率不高。

30. 击打式打印机，以针式打印机为代表。

非击打式打印机，包括激光打印机和喷墨打印机等几种。

31. 引入 cache 结构的目的是为了解决主存和 CPU 之间的速度匹配问题。而采用虚拟存储结构的目的是解决主存容量不足的问题。

五、32. (1) $[X]_{\text{移}} = 110010$ $[Y] = 101111$ $[-Y]_{\text{移}} = 010001$

$$\begin{array}{r} [X]_{\text{移}} \quad 110010 \\ + [Y]_{\text{移}} \quad 101111 \\ \hline 100001 \end{array} \quad \begin{array}{r} [X]_{\text{移}} \quad 110010 \\ + [-Y]_{\text{移}} \quad 010001 \\ \hline 000011 \end{array}$$

$[X+Y]_{\text{移}} = 2^5 + 100001 = 000001$ 结果溢出

$[X-Y]_{\text{移}} = 2^5 + 000011 = 100011$ 结果正确


(2) $[X]_{\text{移}} = 101010$ $[Y]_{\text{移}} = 010010$ $[-Y]_{\text{移}} = 101110$

$$\begin{array}{r} [X+Y]_{\text{移}} \quad 101010 \\ + [Y]_{\text{移}} \quad 010010 \\ \hline 111100 \end{array} \quad \begin{array}{r} [X]_{\text{移}} \quad 101010 \\ + [-Y]_{\text{移}} \quad 101110 \\ \hline 011000 \end{array}$$

$[X+Y]_{\text{移}} = 2^5 + 111100 = 011100$ 结果正确

$[X-Y]_{\text{移}} = 2^5 + 011000 = 111000$ 结果正确


六、33. 利用软件进行查询，其流程如下：



34. RAM1 区域是 $8K \times 8$ ，需 2 片 $8K \times 4$ 的芯片，RAM2 区域也是 $8K \times 8$ ，需 2 片 $8K \times 4$ 芯片；ROM 区域是 $8K \times 8$ ，需 2 片 $4K \times 8$ 的芯片，地址分析如下：

0 0 0 0	0 0 0 0	0 0 0 0	0 0 0 0	} RAM1
0 0 0 1	1 1 1 1	1 1 1 1	1 1 1 1	}
0 0 1 0	0 0 0 0	0 0 0 0	0 0 0 0	} RAM2
0 0 1 1	1 1 1 1	1 1 1 1	1 1 1 1	}
0 1 1 0	0 0 0 0	0 0 0 0	0 0 0 0	} ROM
0 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1	}

以内部地址多的为主，地址译码方案为：用 $A_{14}A_{13}$ 作译码的输入，则 Y_0 选 RAM1， Y_1 选 RAM2， Y_3 选 ROM，当 $A_{12} = 0$ 时选 ROM1，当 $A_{12} = 1$ 时选 ROM2，扩展图与连接图如下：



计算机组成原理标准预测试卷（十）参考答案

一、1.B 2.A 3.D 4.C 5.A 6.A 7.D 8.C 9.D 10.B 11.A 12.C 13.D 14.C 15.A

二、16. 浮点数的取值范围由阶码的位数决定，而浮点数的精度由尾数的位数决定。

17. 一个正数的补码和反码均和这个数的原码表示一样。

18. 外存不能直接向 CPU 提供数据，CPU 需要数据时向主存发出请求，若主存中无数据，由存储管理软件

从辅存中调入，然后再提供给 CPU。

19. ALU 简称算术逻辑运算单元。

20. 键盘属于输入设备。

三、21. 它是与 IBM 在推出第一台 80386 系统时突破传统 ISA 标准而创建的新型总线标准。MCA 与 ISA 完全不兼容，所以限制了其推广。

22. 视频电子标准协会，是按其局部总线标准设计的一种开放性总线，只适合于 486 的一种过渡标准，已淘汰。

23. PCI 局部总线是高性能的 32 位或 64 位总线，它是专为高度集成的外围部件、扩充插板和处理器/存储器系统而设计的互连机制。

24. 如果尾数加减法运算得到的结果不符合规格化要求，就必须进行规格化处理。

25. 对阶操作使两个数据的阶码相等，这时才能进行尾数的加减法运算。

四、26. 三地址指令通常包括两个操作数地址和一个结果地址。指令很长，但可保证源操作数不被破坏。

二地址指令的结果通常存放在其中一个地址中，单地址指令可能是单操作数或隐含了一个操作数。

27. 有了 cache 之后，访存操作的过程是这样的：当 CPU 要进行存储器访问时，首先察看 cache 存储器，如果访问的字在 cache 中找到，就从 cache 中读取，如果访问的字在 cache 中没有找到，就从主存中访问，并且为了使得以后访问同一个字或者相邻的字时能够在 cache 中找到，需要把存储器中包含这个字的数据块从主存储器中读出，放入 cache。

28. 区位码不好学，无重码，拼音好学、大量重码。

29. 主要有：调频 (FM) 合成法、波表合成法和波导合成法。

30. 寄存器组 → cache → 软盘 → 主存 → 光盘存储器 → 硬盘 → 磁带。

31. 寄存器组 → cache → 主存 → 硬盘 → 软盘 → 光盘存储器 → 磁带。

五、32. $[X]_{\text{补}} = 0.1011$


$[0.5]_{\text{补}} = 0.01011$

$[0.25X]_{\text{补}} = 0.001011$


$[-X]_{\text{补}} = 1.0101$

$2[-X]_{\text{补}} = 0.1010$ (溢出)

六、33. 链式判优电路如图。这种判优电路是在 CPU 响应中断之后才进行的，CPU 的响应信号 INTA 串行地依次连接所有中断源，中断源有中断请求，则封锁 INTA 信号，同时产生该中断源的中断请求识别信号，若无中断请求，则把 INTA 信号传给下一个中断源。



34. 独立请求的中断判优逻辑电路如图



其中：A 中断若有请求，则通过低位信号把 B、C 中断请求直接封锁，若无中断请求，则 B 中断有请求即可向 CPU 发出，同时利用低位信号封锁 C 中断的中断请求。

5. 被码加法运算是指 ()
- A. 操作数用补码表示, 符号位单独处理
 - B. 操作数用补码表示, 连同符号位一起相加
 - C. 操作数用补码表示, 将加数变补, 然后相加
 - D. 操作数用补码表示, 将被加数变补, 然后相加
6. 在下列存储器中, _____是非挥发性存储器。 ()
- A. SRAM
 - B. DRAM
 - C. RAM
 - D. ROM
7. 大容量的 cache 一般采用_____的地址映象方式。 ()
- A. 直接映象
 - B. 组相联映象
 - C. 全相联映象
 - D. 不映象
8. 立即数寻址是指操作数由_____直接给出。 ()
- A. 寄存器
 - B. 指令
 - C. 堆栈
 - D. I/O 接口
9. 一地址指令 ()
- A. 只能对单操作数进行加工处理
 - B. 只能对双操作数进行加工处理
 - C. 既能对单操作数进行加工处理, 也能对双操作数进行加工处理
 - D. 无处理双操作数的功能
10. 采用微程序控制的主要目的是 ()
- A. 不再需要机器语言
 - B. 提高速度
 - C. 使功能很简单的控制器能降低成本
 - D. 简化控制器设计与结构
11. 组合逻辑控制器与微程序控制器相比 ()
- A. 微程序控制器的时序系统比较简单
 - B. 组合逻辑控制器的时序系统比较简单

17. 各指令的机器周期数是相同的。

18. 按数据传送格式分，总线有同步总线和异步总线。

19. 针式打印机只能用于字符打印。

20. 外围设备是计算机的五大部件之一，故 CPU 对外围设备寻址必须采用单独编址方式。

得 分	评卷人	复查人

三、名词解释（每小题 2 分，共 10 分）

21. CPU

22. 校验码

23. 指令周期

24. 总线

25. 单级中断

得 分	评卷人	复查人

四、简答题（每小题 5 分，共 30 分）

26. 动态存储器（DRAM）依靠什么来存储信息？为什么称它为“动态”存储器？

27. 简述直接寻址方式含义，说明其寻址过程。

28. 组合逻辑控制器用什么来产生操作控制信号？组合逻辑控制器有何优缺点？

29. 何谓并行传送？有何优缺点？适用于哪些场合？

30. 简述 I/O 接口的主要功能。

31. 何谓程序中断？举出两种应用例子。

得 分	评卷人	复查人

五、计算题（10分）

32. 已知 $x = -0011$ ， $y = -0101$ ，试用原码一位乘法求 $xy = ?$ 请写出规范的运算步骤，求出乘积。

得 分	评卷人	复查人

六、设计题（33题10分，34题15分，共25分）

33.（10分）以单总线的CPU数据通路结构为背景，拟出加法指令 $ADD R_1, (R_2)$ 的指令流程。本指令含义是将 R_1 中的数和按 R_2 进行寄存器间接寻址取出的数（编制流程时请你将该数放在 R_3 暂存）进行相加，结果送入 R_1 。

34. (15分) 用 $1K \times 8$ 位/片的 RAM 存储芯片构成一个 $4K \times 16$ 位的存储器。地址总线为 A_{15} (高位) $\sim A_0$ (低位), 数据总线 D_{15} (高位) $\sim D_0$ (低位), \overline{WE} 为读写控制信号。请写出片选逻辑式, 画出芯片级逻辑图, 注明各信号线。

2002年(上)计算机组成原理试卷参考答案

一、1.B 2.C 3.A 4.B 5.A 6.D 7.A 8.B 9.C 10.D 11.C 12.D 13.B 14.D 15.A

二、16. 硬连线控制器产生控制信号,是由一个编码器电路构成。它接收指令寄存器、状态寄存器或其它条件代码为输入,产生输出控制信号。

17. 执行指令的机器周期数可以是相同的,也可以是不同的,

18. 按照传输定时的方法,总线可分为同步总线和异步总线。

19. 针式打印机不单可打印字符,还可打印汉字、图形等信息。

20. CPU对外设寻址有两种基本的方法,一种是统一编址法,一种是单独编址法。

三、21. 中央处理器 CPU由运算器和控制器构成,它是计算机的核心部件。

22. 在代码中加入某种特征,使得在发生错误的时候,计算机能够发现错误并确定错误的位置,以便纠正出现的错误。这种能够发现某些错误或具有自动纠错能力的代码称为校验码。

23. 指令周期是指完成一条指令所需时间,包括取指令、分析指令和执行指令所需的全部时间。

24. 总线就是指若干信号线的集合,由这些信号线组成在两个以上部件间传送信息的公共通路。

25. 同一芯片的一个中断源发生了中断,我们称其为单级中断。

四、26. DRAM是动态半导体存储器,它利用电容器存储电荷的特性来存储数据,可以提高存储器芯片的存储容量,降低成本,功率消耗也比较低。但必须不断地刷新每个存储单元中存储的信息。

27. 操作数的地址直接在指令中给出。这种寻址方式简单、直观,便于实现,但地址码的长度也相应增加。此外,操作数的地址是指令的一部分,不能修改,因此,这种寻址方式适合于访问固定存储单元。

28. ①操作信号发生器由一个编码器电路构成,它接收指令寄存器、状态寄存器或其它条件代码为输入,产生输出控制信号。

②优点:电路简单,时序固定,速度较快。

缺点:灵活性差。

29. 并行传输是每个数据位都有一条单独的传输线,所有数据位同时传输,这种传输速度快、成本高,适合于短距离、高速传输的场合。

30. 应具有:

①识别设备并传送主存中的数据地址。

②输入输出功能。

③数据缓冲功能。

④数据转换功能。

⑤传送主机命令,反映设备的工作状态。

⑥除上述功能外,接口还应具有检错纠错功能、中断功能、时序控制功能等。

31. ①是指当出现来自处理机以外的任何现行程序不知道的事件时,CPU暂停现行程序,转去处理这些事件,待处理完毕,再返回原来的程序继续执行。

②举出两种应用例子。

·使用8251芯片,采用RS-232C传送方式,当需传送数据进入8251芯片时,输入缓冲器满,产生中断,

在中断服务程序中，输出这个数据。当对方输入缓冲器满时，产生中断，在中断服务程序中读走这个数据。
 ·采室温温度，由定时器定时每秒钟中断一次，在中断服务程序中，采集一次，然后返回主程序，当采集数量到一设定值后，进行计算，处理、显示。

五、32. $x = -0011$, $y = -0101$,

$|x| = 00011$ $(-|x|_{补}) = 11101$ $|y| = 00101$

部分积		乘数
+ 0 0 0 0 0		0. 0101
+ 1 1 1 0 1		

1 1 1 0 1		
1 1 1 1 0 1		
+ 0 0 1 0 1		0. 010

0 0 0 1 1		
0 0 0 0 1 1		
+ 0 0 0 1 0		0. 01

0 0 0 1 1		
0 0 0 0 1 1		
+ 0 0 0 0 1		, xy = 00101

0 0 0 1 0 1		

六、33. ADD $R_1, (R_2)$ 的指令流程

- | | |
|---------------------------|-----------------------|
| ① PC → MAR | ; PCout, MARin |
| ② PC + 1 → PC | ; PC + 1 |
| ③ DBUS → MDR → IR | ; R, MDRout, IRin |
| ④ $R_2 \rightarrow R_3$ | ; R_2 out, R_3 in |
| ⑤ $R_3 \rightarrow Y$ | ; R_3 out, Yin |
| ⑥ $R_1 + Y \rightarrow Z$ | ; R_1 out, ADD |
| ⑦ $Z \rightarrow R_1$ | ; Zout, R_1 in |

34. 存储容量为 $4K \times 16$ 位，其地址线为 $A_0 \sim A_{15}$ ，数据线为 $D_0 \sim D_{15}$ RAM 芯片容量为 $1K \times 8$ 位，其地址线 14 位，数据线为 8 位，因此组成存储器时需字位同时扩展。字扩展采用 2:4 译码器，以 1K 为 1 个模块，共 4 个模块。位扩展采用两片串联。存储器组成逻辑框如下：

